高级嵌入式软件工程师(西班牙格拉纳达

Nous rejoindons un ingénieur micrologiciel pour rejoindre notre équipe de R&D à手榴弹，en Espagne。

En如此更高级嵌入式软件工程师,你们commencerez研究关于联合国参与非常motivant用队报》d 'ingenierie研发了一枚手榴弹,Espagne,或者你们devrez开发les principaux元素用品和同步在etend le时机白兔苏尔德通信在自由空间里一个接口。Ainsi, vous participperez à la concept， à l'intégration et à la validation des principaux éléments logiciels et micrologiciels embarqués d'un prototype de synchronisation sans fil White Rabbit。Cela pourrait包括la concept de modules et de pilotes de nouyau Linux personnalisés, d'images Linux spécialisées, d'applications de niveau utilisateur, de bibliothèques logicielles ou même de procédures d' automation des tests。在外面，你在外面，你在外面，你在外面，你在外面nécessaires à notre protocole de synchronisation pour utiliser la nouvelle interface sans fil, et vous déboguerez et diagnostiquerez tout problème在外面，你在外面，你在外面。L' assembly de démonstrateurs expérimentaux et des déplacements pour présenter des preuves de concept pour être nécessaires au cours des dernières étapes du project。

Ce que vous ferez:

- Vous aurez la responsabilité de prenndre les exigences et d'aider au développement d'un project qui compnd des éléments très创新者。

- encollaboration avec les équipes de test et de qualité， vous vous assured erez que vos développements sont products conformément aux spécifications。

- Vous utiliserez votre精神批判et vos compétences en matière de résolution de problèmes pour garantir la plus haute qualité des résultats dans le respect du calendar, des effort et du budget impartis。

- Vous travaillerez avec les dernières et meilleures technologies de PNT résilientes et déterministes !

-关于合作伙伴关系的项目和工作手册，以及关于合作伙伴关系的工作手册réunions关于合作伙伴关系的工作手册。

- Vous développerez les éléments logiciels de nos products de chronométrage embarqués actuels et de la prochaine génération de products entries d'Orolia。Cela comprendra，无s'y限制器，l'écriture de modules de noyau personnalisés et d'extensions à nos protocoles de synchronisation。

- Vous devrez valider les composants logiciels que Vous implémentez, assureleur function sous Linux embarqué et déboguer les problèmes complex résultant de l'intégration de plusieurs éléments SW et FPGA sur un système embarqué。

原则responsabilités:

- Vous contribuerez aux spécifications techniques en collaboration avec les responsible techniques。

- Vous fournirez des estimations de la charge de travail en nécessaire à la réalisation des tâches spécifiées et planifierez le travail en conséquence。

- Vous contribuerez au développement et à la validation des composants。

- Vous effectuerez les tâches de développement conformément au plan de project。

- Vous vérifierez la qualité des livrables par des tests unitaires systématiques。

- Vous participperez à合格评定终场des livrables，包括验证文件。

Idéalement issu(e) d'un Master's Degree en télécommunications, en génie logiciel, en informatique ou dans un domain aine connection。

Vous êtes fort d'une Exigence minimale de 5和d'expérience dans:

- Outils de génération de Linux embarqué et systèmes de construction(例如，Buildroot, Petalinux，…)

- Développement de logiciels embarqués et débogage pour Linux embarqué et autonome(例如，microcontrôleurs, baremetal pour les dispositifs Xilinx)。

- Expérience avérée dans le développement de pilot réseau du noyau Linux, de模式DMA等修改personnalisées du noyau。

- Développement，测试et débogage de logiciels embarqués。Vous serez amené à déboguer des problèmes复杂的不完全的多重交互，举例，le noyau, les applications utilisateur, les模块IP FPGA，…Une maîtrise pratique des outils de débogage, tell que GDB, DDD ou Valgrind, est参会。

- Solides compétences en自动化和脚本(例如，bash, TCL，…)

-坚实的编程原理语言原型embarqué et agile，注释C, c++， Python，…

- Expérience approfondie des référentiels et du contrôle de version (Git, SVN，…)

Expérience souhaitable dans:

o Mise en réseau Linux, Xilinx AXI DMA, et gestion des interfaces de transmission série à partir de l'espace noyau, comme les PHY génériques ou les émetteurs-récepteurs GTx de Xilinx。

o connaisit préalable des protocols de chronométrage, de synchronisation et de diffusion de fréquences (PTP, NTP, SyncE, ou aures) serait appréciée。

o Une connaissance préalable de l'architecture Xilinx, par instance, Zynq-7000, UltraScale, Zynq-MPSoC, est également souhaitable。

o Une connaissance pratique des chaînes d'outils de compilation croisée pour différentes platformes (par示例，ARM soc, LM32， ....) serait souhaitable。